打开主菜单

谷雨文档中心 β

更改

NBDK-L4:基础实验教程

删除16字节2019年1月27日 (日) 00:29
STM32L476 随机发生器简介
主要包含了三个部分的初始化配置。
 1.# 内部或者外部振荡器选择,也就是选择时钟信号的来源,是内部振荡,还是外部晶振。 2.# 时钟配置,选择系统、AHB总线及APB总线的时钟来源。 3.# 外设时钟配置,选择外设时钟来源。 
为了给大家比较全面的展示各个时钟,我们振荡器选择HSI(内部16MHz高频)、HSE(外部8MHz高频)以及LSE(外部32.768KHz低频)三个。选择HSE作为PLL(锁相回路)时钟源,配置PLLCLK为80MHz。配置系统时钟SYSCLK、AHB高性能总线、APB外设总线(APB1及APB2)为80MHz。另外我们还分别配置了ADC、UART以及I2C的外设时钟。
主要包含了三个部分的初始化配置。
 1.# 内部或者外部振荡器选择,也就是选择时钟信号的来源,是内部振荡,还是外部晶振。 2.# 时钟配置,选择系统、AHB总线及APB总线的时钟来源。 3.# 外设时钟配置,选择外设时钟来源。 
为了给大家比较全面的展示各个时钟,我们振荡器选择HSI(内部16MHz高频)、HSE(外部8MHz高频)以及LSE(外部32.768KHz低频)三个。选择HSE作为PLL(锁相回路)时钟源,配置PLLCLK为80MHz。配置系统时钟SYSCLK、AHB高性能总线、APB外设总线(APB1及APB2)为80MHz。另外我们还分别配置了ADC、UART以及I2C的外设时钟。
{{Note|text=熵:热力学中表征物质状态的参量之一,用符号S表示,其物理意义是体系混乱程度的度量。|type=info}}
真随机数发生器生成条件:
 •RNG时钟rng_clk * RNG时钟rng_clk = 48 MHz •AHB时钟rng_hclk * AHB时钟rng_hclk = 60 MHz
{{Note|text=由于真随机数发生器生成条件的要求,本次实验的gyu_util.c文件中有关系统时钟的配置,和之前的实验有所不同,请大家仔细查看一下该文件。|type=warning}}[[文件:NBDK-DS-RNG.png|边框|居中|无框|806x806像素]]''<span class="tlid-translation-gender-indicator translation-gender-indicator"></span><span class="tlid-translation-gender-indicator translation-gender-indicator"></span><span class="tlid-translation-gender-indicator translation-gender-indicator"></span><span class="tlid-translation-gender-indicator translation-gender-indicator"></span><span class="tlid-translation-gender-indicator translation-gender-indicator"></span><span class="tlid-translation-gender-indicator translation-gender-indicator"></span><span class="tlid-translation-gender-indicator translation-gender-indicator"></span><span class="tlid-translation-gender-indicator translation-gender-indicator"></span><span class="tlid-translation-gender-indicator translation-gender-indicator"></span><span class="tlid-translation-gender-indicator translation-gender-indicator"></span>''
=== 硬件设计 ===
主要包含了三个部分的初始化配置。
 1.# 内部或者外部振荡器选择,也就是选择时钟信号的来源,是内部振荡,还是外部晶振。 2.# 时钟配置,选择系统、AHB总线及APB总线的时钟来源。 3.# 外设时钟配置,选择外设时钟来源。 
为了给大家比较全面的展示各个时钟,我们振荡器选择HSI(内部16MHz高频)、HSE(外部8MHz高频)以及LSE(外部32.768KHz低频)三个。选择HSE作为PLL(锁相回路)时钟源,配置PLLCLK为80MHz。配置系统时钟SYSCLK、AHB高性能总线、APB外设总线(APB1及APB2)为80MHz。另外我们还分别配置了ADC、UART以及I2C的外设时钟。
2,367
个编辑